时序图在哪里画_时间继电器在plc上怎么编写[通俗易懂]

1.TIME GEN用途

• TIME GEN是一个比较高效的波形绘制软件，可以用于绘画波形，在IC设计领域，硬件设计领域，集成电路领域使用的比较多。
•  以FPGA逻辑设计为例，编写源代码时，某个模块的功能构建通常需要FSM实现特定的时序控制、流程控制。而FSM有效的设计方法是，使用“状态图(visio绘制)+时序图(TIME GEN绘制)”组合，快速定义模块功能，提高设计效率。
• 另外，很多模块之间的接口信号的时序关系，也可以通过TIME GEN 绘制。
• TIME GEN不仅可以将绘制波形以图片的方式保存下来，还可以以ASCII码的格式复制到源代码文件中，作为注释跟随设计文件存在。

 2、TIME GEN用法

1、添加时钟

      单击“CLK”，如图示部分；

2、添加信号

      单击“sig”，添加信号线；

      单击“bus”，添加总线；

3、修改信号名称

     加入的信号线与总线名称以默认方式显示，此时我们需要根据我们的需求对其名称进行修改；

     该软件分“绘图模式”与“编辑模式” ，

     1、点击“Mode”，显示“draw”与“edit”，选择“edit”进入“编辑模式”；

     2、双击需要改名的信号线或总线，弹出如下图所示窗口，编辑名称进行保存；

4、绘制波形

     图示3个小工具是该软件的主要绘制工具，其使用效果如图所示；

5、添加注释

6、添加断点

参考文章链接：https://blog.csdn.net/qq_40963883/article/details/119028987

今天的文章时序图在哪里画_时间继电器在plc上怎么编写[通俗易懂]分享到此就结束了，感谢您的阅读。