1.TIME GEN用途
- TIME GEN是一个比较高效的波形绘制软件，可以用于绘画波形，在IC设计领域，硬件设计领域，集成电路领域使用的比较多。
- 以FPGA逻辑设计为例，编写源代码时，某个模块的功能构建通常需要FSM实现特定的时序控制、流程控制。而FSM有效的设计方法是，使用“状态图(visio绘制)+时序图(TIME GEN绘制)”组合，快速定义模块功能，提高设计效率。
- 另外，很多模块之间的接口信号的时序关系，也可以通过TIME GEN 绘制。
- TIME GEN不仅可以将绘制波形以图片的方式保存下来，还可以以ASCII码的格式复制到源代码文件中，作为注释跟随设计文件存在。
2、TIME GEN用法
1、添加时钟
单击“CLK”，如图示部分；
2、添加信号
单击“sig”，添加信号线；
单击“bus”，添加总线；
3、修改信号名称
加入的信号线与总线名称以默认方式显示，此时我们需要根据我们的需求对其名称进行修改；
该软件分“绘图模式”与“编辑模式” ，
1、“Mode”，显示“draw”与“edit”，选择“edit”进入“编辑模式”；
2、双击需要改名的信号线或总线，弹出如下图所示窗口，编辑名称进行保存；
4、绘制波形
图示3个小工具是该软件的主要绘制工具，其使用效果如图所示；
5、添加注释
6、添加断点
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
如需转载请保留出处：https://bianchenghao.cn/bian-cheng-ji-chu/3950.html