1. JLink 介绍
J-Link是SEGGER公司为支持仿真ARM内核推出的JTAG仿真器。J-Link 支持所有基于ARM架构的处理器或微控制器配合IAR EWAR，ADS，KEIL等集成开发环境进行开发过程中进行单步控制执行调试。 J-Link除了可以配合集成开发环境进行调试程序，进行程序下载之外，J-Link还可以单独使用。比如在产品的生产环节中，就可以单独使用J-Link进行固件的下载。
JLink，SWD 接口定义
缺口向左，左边为JLink接口 定义， 右边为SWD接口定义
JTAG主要使用的有：TRST，TDI，TMS，TCLK，TDO，RESET，GND，（VCC可不连接）
SWD主要使用的有：VCC，SWDIO，SWCLK，GND
JLink，SWD 接口说明
| 仿真器端口 | 连接目标板 | 备注 |
| 1. VCC | MCU电源VCC | VCC |
| 2. VCC | MCU电源VCC | VCC |
| 3. TRST | TRST | Test ReSeT/ pin |
| 4. GND | GND或悬空 | —- |
| 5. TDI | TDI | Test Data In pin |
| 6. GND | GND或悬空 | — |
| 7. TMS, SWIO | TMS， SWIO | JTAG:Test Mode State pin ; SWD: Data I/O pin |
| 8. GND | GND或悬空 | — |
| 9. TCLK, SWCLK | TMS, SWCLK | JTAG: Test Clock pin ; SWD: Clock pin |
| 10. GND | GND或悬空 | — |
| 11. RTCK | RTCK | — |
| 12. GND | GND或悬空 | — |
| 13. TDO | TDO Test Data Out pin | |
| 14. GND | GND或悬空 | — |
| 15. RESET | RESET | RSTIN pin |
| 16. GND | GND或悬空 | — |
| 17. NC | NC | — |
| 18. GND | GND或悬空 | — |
| 19. NC | NC | — |
| 20. GND | GND或悬空 | — |
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
如需转载请保留出处：https://bianchenghao.cn/hz/116099.html