一、 DVP 简述
DVP 是数字视频端口（digital video port）的简称，传统的 sensor 输出接口，采用并行输出方式，DVP 总线 PCLK 极限约在 96M 左右，所有 DVP 最大速率最好控制在 72M 以下，DVP 是并口，需要 PCLK、VSYNC、HSYNC、D[0：11]——可以是 8/10/12bit 数据，具体情况要看 ISP 或 baseband 是否支持。DVP 接口在信号完整性方面受限制，速率也受限制。
如图 1 所示，并口传输数据需要帧同步信号（ Vsync ）、行同步信号（ Hsync ）、像素时钟（ PCLK ）、数据线（ DATA ）、输入时钟（XCLK）、IIC（ SDA 、 SCL ）
图1
二、 DVP 时序
ISP 与 sensor 通过 DVP 接口连接，ISP 首先会给 sensor 一个 XCLK，sensor 内部的 PLL 进行计算，产生 PCLK。
图2
PCLK 是一个像素传输的时间，所以 HSYNC 时间是 PCLK 的 784 倍，在这 784 个像素中，只有 640 个像素是有效的，在剩下的 144 个像素点时间内 sensor 是不传输数据的
VSYNC 是帧同步信号，所以 VSYNC 时间是 PCLK 的 784*510 倍；
同样只有在 640*480 个有效像素时间内，sensor 在传输数据
三、 Sensor 并行输出说明
图 3
图中有 12bit 通道传输像素数据，但有些 ISP 芯片只能接受 10 bit 的并行输入，会丢弃 sensor 端输出的低两位，这会造成低照条件下，颜色之间过度明显。
四、 实际测量 DVP 信号
如图 4 是抓取的实测的 DVP 波形，黄色是输入时钟 ，蓝色是帧同步信号 ，红色是 PCLK（像素时钟）。图 5 是放大到一帧的 DVP 波形。
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。
如需转载请保留出处：https://bianchenghao.cn/hz/134838.html