2022年福州大学软件工程专业《计算机组成原理》科目期末试卷B

（有答案）

一、选择题

1、下列关于虚拟存储器的说法，错误的是（）。

A,虚拟存储器利用了局部性原理

B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页

次数减少，可以提升操作速度

C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，

换页次数增加，降低操作速度

D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多

道程序共享

2、对36位虚拟地址的页式虚拟存储系统，每页8KB,每个页表项为32位，页表的总容

量为（）。

A.1MBB.4MBC.8MBD.32MB

3、CPU中的译码器要用（）。

A.地址译码人B.指令译码C.数据译码1D.控制信号译码

4、在计算机系统中，作为硬件与应用软件之间的界面是（）。

A.操作系统

B.编译程序

C.指令系统

D.以上都不是

5、假定机器M的时钟频率为200MHz,程序P在机器M上的执行时间为12s。对P优

化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M

上乘法指令的CPI为102,左移指令的CPI为z,P的执行时间是P"执行时间的1.2倍,

则P中的乘法指令条数为（）。

A.200万B.400万C.800万D.1600万

6、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号

B.只采用时钟信号，不采用握手信号

C.不采用时钟信号，只采用握手信号

D.既采用时钟信号，又采用握手信号

7、总线按连接部件不同可分为（）6

A.片内总线、系统总线、通信总线

B.数据总线、地址总线、控制总线

C.主存总线I/O总线、DMA总线

D.ISA总线、VESA总线、PQ总线

8、流水线计算机中，下列语句发生的数据相关类型是（）。

ADDRI,R2,R3；（R2）+（R3）-RI

ADDR4,RI,R5；（RI）+（RS）R4

A.写后写B.读后写C.写后读D.读后读

9、指令从流水线开始建立时执行，设指令由取指、分析、执行3个子部件完成，并且，

每个子部件的时间均为At,若采用常规标量单流水线处理器（即处理器的度为1）,连续

执行12条指令，共需（）。

A.12AtB.14AtC.16AtD.18At

10、若每个汉字用16x16的点阵表示，7500个汉字的字库容量是（）

A.16KBB.240KBC320KBD.IMB

11、CPU在中断周期中（）

A.执行中断服务程序

B.执行中断隐指令

C.与I/O设备传送数据

D.处理异常情况

12、加法器采用先行进位的根本目的是（）。

A.优化加法器的结构

B.快速传递进位信号

C增强加法器的功能

D.以上都不是

13、float型数据常用正EE754单精度浮点格式表示。假设两个float型变量x和y分别

存放在32位寄存器fl和f2中，若（fl）=CC900000H,（f2）=BOCOOOOOH,则x和

y之间的关系为（）。

A.x《y且符号相同B.xvy符号不同C.x>y且符号相同D.x>y且符号不同

14、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统

具有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。

A.20B.14C.10D.6

15、某计算机主存空间为4GB,字长为32位，按字节编址，采用32位定长指令字格式。

若指令按字边界对齐存放，则程序计数器（PC）和指令寄存器（IR）的位数至少分别是

（）0

A30,30B30,32C.32,30D32,32

二、填空题

16、奔腾CPU中L2级cache的内容是的子集，而内容又是L2级cache

的子集。

17、微程序设计技术是利用方法设计的一门技术。

18、目前的CPU包括、和cache、

19、多媒体CPU是带有技术的处理器，它是一种多媒体扩展结构技术，特别适合

于处理。

20、指令寻址的基本方式有两种，方式和方式。

21、PQ总线采用仲裁方式，每一个PQ设备都有独立的总线请求和总线授权两条

信号线与相连。

22、总线同步定时协议中，事件出现在总线的时刻由信号确定，总线周期的长度

是的0

23、存储并按顺序执行，这是冯・诺依曼型计算机的工作原理。

24、•计算机硬件包括、、适配器，输入/输出设备。

25、CPU能直接访问和_____但不能直接访问磁盘和光盘。

三、名词解释题

26、双重分组跳跃进位;

27、计数器定时查询方式:

28、寄存器:

29、指令编码:

四、简答题

30、何谓CRT的显示分辨率、灰度级?

31、什么是多重中断？实现多重中断的必要条件是什么？

32、说明存取周期和存取时间的区别。

33、什么是DMA方式？DMA的主要优点及适用场合?

五、计算题

34、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直

接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，

则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占

几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范

围又是多少？

35、设有主频24MHz的CPU,平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周

期组成，试求：

1）机器的工作速度。

2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度Q

36、某总线时钟频率为100MHz,在一个64位总线中，总线数据传输的周期是10

个时，钟周期传输25个字的数据块，试问：

1）总线的数据传输率是多少？

2）如果不改变数据块的大小，而是将时钟频率减半，这时总线的数据传输率是多

少？

六、综合题

37、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指

令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns,试问；

1）若控制存储器选用读出时间为30ns的ROM,在这种情况下微周期为多少?

并画出微指令执行时序图。

2）若控制存储器选用读出时间为50ns的ROM,在这种情况下微周期为多少?

并画出微指令执行时序图。

38、某机器字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操

作的指令系统，设指令字长等于机器字长。

1）如果主存可直接或间接寻址，采用寄存器■存储器型指令，能直接寻址的最大

存储空间是多少？试画出指令格式。

2）在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储潜

型指令的指令格式又有何特点？画出指令格式并指出这类指令可访问多大的存储空

间。

39、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB,主存（物

理》地址空间大小为1MB,页面大小为4KB；Cache采用直接映射方式，共8行；

主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容

和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十

六进制形式。

请回答下列问题：

1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框

号（物人理页号）？

2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字

段的位数及在物理地址中的位置。

3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应

的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。

4）假定为该机配置一个4路组相连的TLB,该TLB共可存放8个页表项，若其当前

内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中?

要求说明理由。

虚页号仃效位页桩号行号有效位标记

1%1020

1040*

1151QID

1021105

0—1064

12B114D

0—0—

132127A

图3-50页表的部分内容图3-51Cache的部分内容

组号仃效位标记页框号fl牧仪标记以机号有效位标记贝框弓仃效位标记页框号

o0—一1001150—一1012IF

10132D0——100R7E0——

参考答案

一、选择题

1、B

2、D

3、B

4、A

5、B

6、D

7、A

8、C

9、B

10、B

11、B、

12、B

13、A

14、B

15、B

二、填空题

16、主存LI级cache

17、软件操作控制器

18、控制器运算器

19、MMX图像数据

20、字向位向

21、集中式中央仲裁器

22、总线时钟固定

23、程序地址

24、运算器存储器控制器

25、cache主存

三、名词解释题

26、双重分组跳跃进位：

n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大

组与大组间的进位串行传送。

27、计数器定时查询方式：

集中式总线裁决方式之一，设备要求使用总线时通过一条公用请求线发出，总线控制器按

计数的值对各设备进行查询。

28、寄存器：

是运算器中若干个临时存放数据的部件，由触发器构成，用于存储最频繁使

29、指令编码：

将指令分成操作码和操作数地址码的几个字段来编码.

四、简答题

30、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。

分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新

存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。

灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不

同。灰度级越多，图像层次越清楚逼真。

31、答：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧

迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的口断，处理完返回现

行中断服务程序继续执行的过程。实现多重中断的必要条件是：在现行中断服务期间，中

断允许触发器为1,即开中断。

32、答：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取

周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期二存取时间+恢复

时间

33、答：DMA直接访问存储器，一种高速输入输出的方法，能直接访问内存，可以减少

cpu的I/O的负担；适合大批量得数据传输：

五、计算题

34、解析；

1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。

2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。

3）由于地址码的位数为24・7-3=14位，因此直接寻址的范围为214。

4）由于存储字长为24位，因此一次间接寻址的范围为22，

5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做

寻址，寻址范围为22，

35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4

个时钟周期，故机器每秒可以执行的指令数为24M/4;6M条（600万条）。

2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数

为24M/6=4M条，即400万条。

36、解析，

1）根据时钟频率为100MHz,可以计算出时钟周期为10选，则一个总线传输周期

为10公，也就是说，10%可以传送64x25bit的信息，即200B。故总线的数据传

输率为200B/10-7s=2000MB/s

2）如果将时钟频率减半，可以计算出时钟周期为2x10%则一个总线传输周期

为2x10-7$,也就是说，2x10-7$可以传送200B的信息，故总线的数据传输率为

200B/2xl0-7s=1000MB/s

六、综合题

37、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在

两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执

行微指令的时间哪个长，就以它作为微周期

1）若控制存储器选用读出时间为30ns的ROM,微指令执行时序图如图a所示。因

为取第i+l条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为

30ns,而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。

2）若控制存储器选用读出时间为50ns的ROM,微指令执行时序图如图b所示。这

种情况下微周期需取50ns0

执行第i条条指令执行第条微指令

执行做指令

取微指令

取第i条微指令取第iT条做指令

微周期40ns

a)

执行微指令执行第i条微指令执行第i*条微指令

取微指令取第磔微指令

取第i7条微指少

微周期SOns

b)

38、解析：

1）根据题意，可设计出如下的指令格式:

操作码寻址方式1得。海编号R形式地址A

其中，操作码占6位，可容纳64种操作；I占1位，表示直接、间接寻址（1=0表示

间接寻址；1=1表示直接寻址）：由于有32个寄存器，因此R需要占5位：形式地

址A占剩下的位数，即32-6・1・5二20位。因此，直接寻址的最大存储空间为22。。

2）如果还需要增加基址寻址，且基址寻址采用通用寄存器，那么必须要增加一个

字段来表示基址寄存器到底使用32个中的哪一个通用寄存器，故指令格式变为

操作码寻址方式【寄存器编号R总此寄存器战号网形式地址A

其中，操作码占6位，可容纳64种操作；I占2位，表示直接、间接、基址

（I二00表示间接寻址：1=01表示直接寻址：1=10表示基址寻址）：由于有32

个寄存器，因此R需要占5位；同理，R1需要5位；形式地址A占剩下的位数,

即32-6-2-5-5=14位。因为通用寄存器为32位，用它做基址寄存器后，可得32

位的有效地址，所以寻址范围可达到232。

39、解析，1）由于虚拟地址空间大小为16MB,且按字节编址，因此虚拟地址共

有24位（24=16M）o由于页面大小为4KB（2i2=4K）,因此虚页号为前12位。

由