0 前言
有记忆功能的逻辑单元的重要性:
保存数字电路的运算结果;
在由时钟控制的电路中,在两个时钟脉冲间隔,保持电路状态不变。
“触发器”可以存储信息:
①有0,1可以保持稳定输出
②可根据输入信号变化,改变状态
触发信号:改变触发器状态的输入信号,eg.脉冲边沿,输入信号某个电平
触发器:由时钟信号触发引起输出状态改变,同时该状态在下一次被触发前始终不会改变
锁存器:输出状态不是由时钟信号触发,或虽由时钟信号触发,但在时钟信号某电平下输出会随输入改变而改变
1 触发器基本逻辑类型及其状态
按触发器输入输出逻辑关系不同分类:RS,JK,D和T触发器
描述输入输出逻辑关系:真值表或逻辑方程
描述触发器逻辑功能的真值表:触发器状态表和激励表
特征方程:描述触发器的逻辑方程
RS触发器(与非门与或非门构成的)
存储功能依赖于两个门电路正反馈
两个输入端:置位输入S,复位输入R
“置位Set”:使触发器输出端Q输出逻辑1
“复位Reset”:使触发器输出端Q输出逻辑0
S=1,R=0时,Q=1,置位
S=0,R=1时,Q=0,复位
与非门组成的RS触发器,外部输入逻辑1有效
或非门组成的RS触发器,输入端的逻辑非符号表示,外部输入逻辑0有效
方框内,不论与非门还是或非门构成的RS触发器都是输入逻辑1有效
– 触发器有反馈,故任何时刻t后输出不仅与t时刻输入有关,还与t时刻输出状态有关
定义
即时输入:t时刻的输入
即时状态:t时刻的输出
次态:t时刻以后的输出
-触发器次态不仅同即时输入有关,还与即时状态有关
SR=11是不稳定状态,触发器的次态取决于哪个输入先消失
eg.R先变0,则R变0瞬间输出Q=1,反之输出Q=0
输入信号“同时”消失,则无法确定S与R变为逻辑0的先后顺序→无法确定次态
故禁止出现SR=11
RS触发器次态逻辑表达式
$Q_{n+1}=S+\overline{R}Q_{n}$
(描述触发器即时输入S、R,即时状态Qn和次态Qn+1间关系)
激励表:在已知状态变化(初态→次态)的情况下要求找出实现该状态变化的输入条件
触发器+同步信号控制:让触发器按某个信号节奏转换状态
同步触发器:带接在在系统时钟信号上的同步控制信号CP的触发器
异步触发器:无同步信号的触发器
CP=1,两与非门只受SR输入控制
SR的输入可直接传递到基本RS触发器的输入端并寄存
同步RS触发器在CP=1期间输出取决于输入S和R,输入变化→输出变化(见上方激励表)
CP=0,所有输入被封锁,基本RS触发器的SR=00,触发器输出不变
– 基本RS触发器和同步RS触发器的区别:动作过程是否与系统同步
JK触发器(时钟触发器)
JK触发器与RS触发器对应逻辑功能:J对应S,K对应R,但不同的是JK=11时状态翻转而SR=11禁止
JK触发器状态方程
$Q_{n+1}=J\overline{Q_n}+\overline{K}Q_n$
JK触发器激励
【我是怎么记住上表的,或者说第四章用的上表】
0→0 ,0d
0→1,1d
上面从0开始变,所以任意项d在后面/右边/更低位,次态为0则左边为0,次态为1左边为1(和次态保持一致)
1→1,d0
1→0,d1
上面从1开始变,任意项d在前面/左边/更高位,次态为1则右边为0,次态为0右边为1(正好是次态取反)
D触发器(制作数据寄存器)
只有一个激励输入端D,输出与激励相同(不论上一个状态如何)
D触发器状态方程
$Q_{n+1}=D$
简单好用!触发脉冲后,输出保存了激励段输入信号,可用它来制作数据寄存器
T触发器(翻转触发器,计数器)
只有一个激励T
T=1 每个触发脉冲作用后触发器状态翻转
T=0 保持不变
T触发器状态方程
$Q_{n+1}=T\overline{Q_n}+\overline{T}Q_n$
一个有意思的尝试:让T触发器激励端永远接逻辑1→在时钟脉冲作用下不断翻转(T’触发器)
今天的文章jk触发器的逻辑功能表_d触发器和jk触发器的区别分享到此就结束了,感谢您的阅读,如果确实帮到您,您可以动动手指转发给其他人。
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 举报,一经查实,本站将立刻删除。
如需转载请保留出处:http://bianchenghao.cn/44723.html