icsd patterns_fcp7输出文件时出现IO错误

本章将对ICL以及PDL进行一个更加详细的介绍，本章节参考了Ijtag ug中的第二章，ICL instrument description & How to build an ICL netlist

参考ug P23-29
请勿随意转载
CSDN博主：ciscomonkey

ICL instrument描述（ICL标准件描述）

在我看来ICL instrument包括了TDR、SIB、TAP 这些，以及IP（EDT等），MBIST 等，只要在ICL里面用module描述的，就是instrument。
下面是对一个叫tdr1的标准件进行描述
如下图所示，橘色框里的都是keywords，这些key words让工具十分清楚TDR的行为，比如se拉高就会shift in。在ICL里面和PDL里面都没法定义时钟周期。

上面是一个ICL instrument 描述的例子，我们可以看到对于TDR 这个1687的标准件来说，虽然TDR内部还是有一些sdff以及logic组成，但是对于1687的视角来看这就是一个最底层的标准件了，1687只关心这些标准件的接口部分。
比如上面的scan inport si 并没有其他的instrument驱动，相反，这个tdr会去驱动别的标准件。

我们还可以看到上面的tdr描述中，还包含一个8 bit的SDFF，{ }里面代表更多的属性信息。
scanInsource si 代表这个8bit的register的来源是si。 因此根据上面的ICL 描述我们其实就可以画出连线图。

如何建立ICL网络

下面这个图注意，有颜色的红色方框代表连在一条net上，绿色圆圈代表连在一条net上，蓝色三角形代表连在一条net上，紫色圆圈代表连在TCK上。

如上图所示，假如你现在要定义上面的ICL network，应该怎么写？
如果你已经定义过了这些instrument的ICL module，比如上面图中的TDR，以及SIB，以及TAP。这个就类似于写verilog一样，首先需要定义这些1687的基本元件的ICL定义，然后再去调用他们组成ICL网络。

所以现在要做的工作就是实例化这些已经定义好的instrument，连接他们，然后创建top-level ICL描述
比如这个ICL的顶层，你命名为chip， 这个名字要和你的design中的名字相同。
所有在top ICL中port的naming都需要在design中找到，虽然 design中还有很多非ijtag的ports。
如下图红框，是我找到的top层的实际的 ICL 的port描述。

下面再来看一下，上面的ug上的ICL网络结构，然后写出下面的ICL网路

从类似下面的描述，你可以看到，首先你需要定义
module sib1{

port list
}

然后是Instance mytdr of sib {

port list
}

通过Intsance xxx of module_name
去调用这些module，这些module里面定义了portlist ，而portlist里面，我们例化的时候只需要填写这些instrument是被哪些接口drive的即可。
比如下面就例化了一个叫tdr 的 instrument, 然后通过instance of的语法去例化，我们可以看到MYTdr2 这个instrument的port si，是被Mysib1.so这个drive的。

总结： 什么是instrument？

我觉得就是类似于instance的概念，不过instrument是基于ijtag的视角来看待的，一个instrument的基本元素不再是cell，而是tdr, tap,sib 这些instrument 标准件。如果你说IP是一个instance，那么就好比我说EDT IP也是一个instrument一样，你可以例化IP，我IJTAG也可以例化IP instrument。

今天的文章icsd patterns_fcp7输出文件时出现IO错误分享到此就结束了，感谢您的阅读。